最高行政法院行政-TPAA,108,判,547,20191128,1

最 高 行 政 法 院 判 決
108年度判字第547號
上 訴 人 日商鎧俠股份有限公司（Kioxia Corporation）



代 表 人 初見通仁（Michihito Hatsumi）

訴訟代理人 黃章典 律師
簡秀如 律師
樓穎智 專利師

被 上訴 人 經濟部智慧財產局


代 表 人 洪淑敏
參 加 人 陳嘉凌

訴訟代理人 陳群顯 律師
許凱婷 律師
上列當事人間發明專利舉發事件，上訴人對於中華民國107年8月2日智慧財產法院106年度行專訴字第90號行政判決，提起上訴，本院判決如下：

主 文

上訴駁回。

上訴審訴訟費用由上訴人負擔。

理 由

一、緣上訴人之前手日商東芝股份有限公司於民國91年12月3日以「半導體積體電路」向被上訴人申請發明專利（申請專利範圍共28項，第1、7、10、13、19項為獨立項，其餘為附屬項），並以西元2001年12月19日申請之日本第2001-386596號專利案及2002年10月25日申請之日本第2002-311475號專利案主張優先權，經被上訴人編為第091135040號審查後，於94年5月11日核准專利，並於94年8月21日公告發給第I238412號專利證書（下稱系爭專利）。

嗣參加人於104年8月28日以系爭專利違反92年2月6日修正公布、93年7月1日施行之專利法（下稱核准時專利法）第22條第1項第1款及第4項之規定，而對之提起舉發。

經被上訴人審查，於105年12月26日以(105)智專三(二)04066字第10521587810號專利舉發審定書為「請求項7、13、15、17、18舉發成立，應予撤銷」之處分（下稱原處分）。

日商東芝股份有限公司不服，提起訴願，系爭專利經被上訴人於106年5月31日核准讓與登記予日商東芝記憶體股份有限公司（Toshiba Memory Corporation）後，經決定駁回，日商東芝記憶體股份有限公司仍未甘服，遂向智慧財產法院（下稱原審）提起行政訴訟。

嗣日商東芝記憶體股份有限公司於107年8月1日與日商株式會社Pangea公司進行吸收合併，原日商東芝記憶體股份有限公司消滅，惟合併後存續之公司仍名為日商東芝記憶體股份有限公司（Toshiba Memory Corporation）。

經原審依職權命參加人獨立參加本件被上訴人之訴訟，並判決駁回後，日商東芝記憶體股份有限公司仍不服，遂提起本件上訴，並於108年10月1日更名為鎧俠股份有限公司。

二、上訴人起訴主張及被上訴人暨參加人在原審答辯，均引用原判決所載。

三、原審斟酌全辯論意旨及調查證據之結果，以：㈠證據1為2001年11月20日公開之美國第6320793號專利案公告本，證據2為2001年7月10日公開之美國第6259630號專利案公告本，證據3為2001年8月28日公開之美國第6282121號專利案公告本，上開證據公開日係早於系爭專利優先權日（90年12月19日），均可為系爭專利之先前技術。

證據5包括證據5-1至5-3，經對照證據5-1、證據5-2內容以及首頁Revision History可知，證據5-2第0.0版產品規格書係2001年7月5日首次發行之內容，且其後版本均未曾修改。

證據5-3公開日期為2001年9月10日，其中提及Samsung公司公開發布之產品型號包含證據5之K9F1G08Q0M／K9F1G16Q0M快閃記憶體，故證據5-1至5-3相互勾稽，足證該型號產品之技術內容已於系爭專利之優先權日前公開，故證據5具有證據能力。

此外，由參證3美國專利第6,760,805號專利說明書第2欄第27至35行之記載，亦可證證據5之K9F1G08U0M產品及其使用之產品規格書至少在該美國專利申請日2001年9月5日前即已公開，更可證明證據5-3新聞報導及參證1、2網頁資料所提及該產品已推出並公開，且其與K9F1G08Q0M等產品共用之第0.2版產品規格書已公開之事實。

㈡證據1、2、3、5、6、7足證系爭專利請求項7不具新穎性及進步性：⒈證據1說明書第12欄第22至28行已揭露模式控制電路18判定動作結果並輸出成功／失敗結果，即揭露系爭專利請求項7之「成功／失敗判定電路，其係配置成判定前一動作結果，並輸出成功／失敗信號；

成功／失敗保留電路，其係連結為接收上述成功／失敗信號，用以分別保留上述連續進行之第一動作及第二動作之各個成功／失敗結果」；

又證據1圖4狀態暫存器定義表可知I／O4與I／O5係分別判定寫入動作與擦除動作的成功／失敗的結果，並可輸出至輸出緩衝器15，而圖61重寫模式的流程圖則揭露指定區塊的擦除動作為第一動作，指定區塊的寫入動作為第二動作，即已揭露系爭專利請求項7「輸出電路，其係配置成於前述第一動作及第二動作連續執行時，輸出保留於上述成功／失敗保留電路內之上述第一動作及第二動作的各個成功／失敗結果」，故證據1已揭露系爭專利請求項7之技術內容，足證系爭專利請求項7不具新穎性。

又證據1既可將連續進行之刪除動作、寫入動作之成功／失敗結果分別保留，並輸出至外部，亦可提高晶片外部控制之便利性，系爭專利請求項7自無新增功效或有何不可預期功效，不具有進步性。

⒉證據2說明書第6欄第45至48行及第6欄第59行至第7欄第5行所載內容，已對應於系爭專利請求項7之「成功／失敗判定電路，其係配置成判定前一動作結果，並輸出成功／失敗信號」技術特徵。

證據2說明書第7欄第44至57行所載內容，則對應於系爭專利請求項7之「成功／失敗保留電路，其係連結為接收上述成功／失敗信號，用以分別保留上述連續進行之第一動作及第二動作之各個成功／失敗結果」技術特徵。

證據2第8欄第17至23行記載內容，即對應於系爭專利請求項7之「輸出電路，其係配置成於前述第一動作及第二動作連續執行時，輸出保留於上述成功／失敗保留電路內之上述第一動作及第二動作的各個成功／失敗結果」技術特徵，故系爭專利請求項7之技術內容已為證據2所揭露，不具新穎性。

又證據2已揭露系爭專利請求項7相對於習知技術之差異技術特徵，亦可證系爭專利請求項7不具進步性。

⒊證據3說明書第11欄第5至18行所載內容，已對應於系爭專利請求項7之「連續執行第一動作與第二動作」技術特徵。

證據3第11欄第37至47行記載再參照圖9，即對應於系爭專利請求項7之「上述第一動作結束後，於內部保留其動作之成功／失敗結果」，及「上述第二動作結束後，於內部保留其動作之成功／失敗結果」技術特徵。

證據3第14欄第5至9行記載再參照圖9，則對應於系爭專利請求項7之「上述第一及上述第二動作結束後，將上述第一動作之成功／失敗結果與前述第二動作之成功／失敗結果皆輸出至半導體積體電路之外部」技術特徵，故系爭專利請求項7之技術內容已為證據3所揭露，不具新穎性。

又證據3已揭露系爭專利請求項7相對於習知技術之差異技術特徵，亦可證系爭專利請求項7不具進步性。

⒋證據5-1第35頁（對應證據5-2第31頁）表2為讀取狀態暫存器的定義，其揭露「本裝置包含一狀態暫存器可被讀取，而知悉寫入或抹消動作是否完成，及寫入或抹消動作是否成功。

在寫入70h命令至命令暫存器，一讀取週期在CE或RE的下降邊緣（較晚發生者）輸出狀態暫存器的內容至I／O接腳」，即對應系爭專利請求項7之「成功／失敗保留電路，其係連結為接收上述成功／失敗信號，用以分別保留上述連續進行之第一動作及第二動作之各個成功／失敗結果」技術特徵。

證據5-1第33頁圖10顯示快閃記憶體寫入15h是「依序進行」而「開始時間有別」，頁寫入10h係「並列進行」，證據5-1第7頁（對應證據5-2第5頁）圖1-1顯示輸出驅動器之快閃記憶體可產生N動作及N-l動作的成功／失敗信號，可知必有成功／失敗判定電路，即對應於系爭專利請求項7之「成功／失敗判定電路，其係配置成判定前一動作結果，並輸出成功／失敗信號」技術特徵。

該圖l-l顯示輸出驅動器連接於I／O緩衝器及閂鎖器，可輸出前述成功／失敗信號至I／O0至7，即對應於系爭專利請求項7之「輸出電路，其係配置成於前述第一動作及第二動作連續執行時，輸出保留於上述成功／失敗保留電路內之上述第一動作及第二動作的各個成功／失敗結果」技術特徵，故系爭專利請求項7之技術內容已為證據5所揭露，不具新穎性。

此外，系爭專利請求項7相對於證據5並無不可預期功效，故證據5亦可以證明系爭專利請求項7不具進步性。

⒌證據6-1第32頁（原判決誤載為第35頁）表2為讀取狀態暫存器的定義，其記載「本裝置包含一狀態暫存器可被讀取，而知悉寫入或擦除動作是否完成，及寫入或擦除動作是否成功。

在寫入70h命令至命令暫存器，一讀取週期在CE或RE的下降邊緣（較晚發生者）輸出狀態暫存器的內容至I／O接腳」，即揭露系爭專利請求項7之「成功／失敗保留電路，其係連結為接收上述成功／失敗信號，用以分別保留上述連續進行之第一動作及第二動作之各個成功／失敗結果」技術特徵。

證據6-1第29頁圖9顯示連續執行Plane0至3的多平面頁寫入動作，其中虛頁寫入11h是「依序進行」而「開始時間有別」，頁寫入10h係「並列進行」，第30頁圖13顯示連續執行Plane0至3的多平面區塊擦除動作，連接於I／O緩衝器及閂鎖器，可輸出前述成功／失敗信號至I／O0至7，即對應於系爭專利請求項7之「輸出電路，其係配置成於前述第一動作及第二動作連續執行時，輸出保留於上述成功／失敗保留電路內之上述第一動作及第二動作的各個成功／失敗結果」技術特徵，故系爭專利請求項7之技術內容已為證據6所揭露，不具新穎性。

又證據6與系爭專利請求項7於功效上並無實質差異，亦可證明系爭專利請求項7不具進步性。

⒍證據7-1第29頁表2為讀取狀態暫存器的定義，其記載「本裝置包含一狀態暫存器可被讀取，而知悉寫入或擦除動作是否完成，及寫入或擦除動作是否成功。

在寫入70h命令至命令暫存器，一讀取週期在CE或RE的下降邊緣（較晚發生者）輸出狀態暫存器的內容至I/O接腳」，即揭露系爭專利請求項7之「成功／失敗保留電路，其係連結為接收上述成功／失敗信號，用以分別保留上述連續進行之第一動作及第二動作之各個成功／失敗結果」技術特徵。

證據7-1第27頁圖14及第28頁圖18顯示連續執行Plane0至3的多平面頁寫入動作，其虛頁寫入11h是「依序進行」而「開始時間有別」，頁寫入10h係「並列進行」，證據7-1第29頁（原判決誤載為第28頁）圖19顯示連續執行Plane0至3的多平面區塊擦除動作，第3頁圖l顯示輸出驅動器連接於I／O緩衝器及閂鎖器，可輸出前述成功／失敗信號至I／O0至7，即對應於系爭專利請求項7之「輸出電路，其係配置成於前述第一動作及第二動作連續執行時，輸出保留於上述成功／失敗保留電路內之上述第一動作及第二動作的各個成功／失敗結果」技術特徵，故系爭專利請求項7之技術內容已為證據7所揭露，不具新穎性。

又證據7之內容與證據6相仿，關於證據7可用以證明系爭專利請求項7不具進步性之理由，援用證據6之論述。

㈢證據1、2、3、5、6、7足證系爭專利請求項13不具新穎性及進步性：⒈證據1圖61指定區塊的擦除S65為第一動作，指定區塊的寫入S66為第二動作，經由模式控制電路18判定動作結果並輸出成功／失敗信號，狀態暫存器180保留成功／失敗結果，即對應於請求項13之「輸出電路，其係配置成於前述第一動作連續執行時，輸出保留於上述成功／失敗保留電路內之上述第一動作及第二動作的各個成功／失敗結果」技術特徵；

另證據1圖4狀態暫存器I／O4與I／O5分別保留寫入檢查與擦除檢查的成功／失敗的結果，並可同時輸出至輸出緩衝器15。

於動寫模式，指定區塊的擦除S65及指定區塊寫入S66連續執行時，輸出緩衝器15於S65及S66結束後，輸出保留於狀態暫存器內之S65及S66的成功／失敗結果，即對應於請求項13之「上述第一及上述第二動作結束後，將上述第一動作之成功／失敗結果與前述第二動作之成功／失敗結果皆輸出至半導體積體電路之外部」技術特徵，故系爭專利請求項13之技術內容已為證據1所揭露，不具新穎性。

系爭專利請求項13與請求項7之範圍實質相仿，系爭專利請求項13增加「上述第一及上述第二動作結束後，將上述第一動作之成功／失敗結果與第二動作之成功／失敗結果皆輸出至半導體積體電路之外部」之技術特徵，由於證據1可證明系爭專利請求項7不具進步性，復已揭露上開技術特徵，亦可證明系爭專利請求項13不具進步性。

⒉依證據2圖10及圖11所示該記憶體第一次寫入及第二次寫入，另依說明書第7欄第44至57行所載，已揭露系爭專利請求項13之「連續執行第一動作與第二動作，上述第一動作結束後，於內部保留其動作之成功／失敗結果，上述第二動作結束後，於內部保留其動作之成功／失敗結果」技術特徵。

證據2說明書第8欄第17至23行、第7欄第62行至第8欄第1行所載內容，亦揭露系爭專利請求項13之「上述第一及上述第二動作結束後，將上述第一動作之成功／失敗結果與前述第二動作之成功／失敗結果皆輸出至半導體積體電路之外部」技術特徵，故系爭專利請求項13之技術內容已為證據2所揭露，不具新穎性。

系爭專利請求項13與請求項7之差異，已如前述，由於證據2可證明系爭專利請求項7不具進步性，復已揭露上開差異之技術特徵，亦可證明系爭專利請求項13不具進步性。

⒊依證據3說明書第11欄第5至18行、第11欄第37至47行所載，已揭露系爭專利請求項13之「連續執行第一動作與第二動作，上述第一動作結束後，於內部保留其動作之成功／失敗，上述第二動作結束後，於內部保留其動作之成功／失敗結果」技術特徵；

依前述說明書第14欄第5至9行所載，亦對應於請求項13之「上述第一及上述第二動作結束後，將上述第一動作之成功／失敗結果與前述第二動作之成功／失敗結果皆輸出至半導體積體電路之外部」技術特徵，故系爭專利請求項13之技術內容已為證據3所揭露，不具新穎性。

系爭專利請求項13與請求項7之差異，已如前述，由於證據3可證明系爭專利請求項7不具進步性，復已揭露上開差異之技術特徵，亦可證明系爭專利請求項13不具進步性。

⒋證據5-1第7頁（對應證據5-2第5頁）圖1-1顯示輸出驅動器之快閃記憶體可產生N動作的成功／失敗信號及N-1動作的成功／失敗信號，係連續執行第一動作與第二動作，即對應系爭專利請求項13之「連續執行第一動作與第二動作」技術特徵。

證據5-1第35頁表2所示I／O0為快取記憶體寫入於N動作的成功／失敗信號，I／O1為N-1動作的成功／失敗信號，亦記載說明如前述，即揭露系爭專利請求項13之「上述第一及上述第二動作結束後，將上述第一動作之成功／失敗結果與前述第二動作之成功／失敗結果皆輸出至半導體積體電路之外部」技術特徵，故系爭專利請求項13之技術內容已為證據5所揭露，不具新穎性。

系爭專利請求項13與請求項7之差異，已如前述，由於證據3可證明系爭專利請求項7不具進步性，復已揭露上開差異之技術特徵，亦可證明系爭專利請求項13不具進步性。

⒌證據6-1第29頁圖9顯示連續執行Plane0至3多平面頁寫入動作，第30頁圖13顯示連續執行Plane0至3的多平面區塊擦除動作，即對應於系爭專利請求項13之「連續執行第一動作與第二動作」技術特徵；

證據6-1第32頁（原判決誤載為第35頁）表2所對應I／O1至4為Plane0至3之寫入／擦除操作的成功／失敗結果，I／O0為Plane0至3之累積的成功／失敗結果，即揭露系爭專利請求項13之「上述第一動作結束後，於內部保留其動作之成功／失敗結果，上述第二動作結束後，於內部保留其動作之成功／失敗結果」技術特徵。

證據6-1第4頁圖1顯示輸出驅動器連接於緩衝器及閂鎖器，可輸出前述成功／失敗信號至I／O0至7，即對應於請求項13之「上述第一及上述第二動作結束後，將上述第一動作之成功／失敗結果與前述第二動作之成功／失敗結果皆輸出至半導體積體電路之外部」技術特徵，故系爭專利請求項13之技術內容已為證據6所揭露，不具新穎性。

系爭專利請求項13與請求項7之差異，已如前述，由於證據6可證明系爭專利請求項7不具進步性，復已揭露上開差異之技術特徵，亦可證明系爭專利請求項13不具進步性。

⒍證據7-1第27頁圖14及第28頁圖18所示連續執行Plane0至3的多平面寫入動作，第29頁圖19顯示連續執行Plane0至3的多平面區塊擦除動作，對應I／O1至4為Plane0至3寫入／擦除操作的成功／失敗結果，I／O0為Plane0至3之累積的成功／失敗結果，即對應於系爭專利請求項13之「連續執行第一動作與第二動作」技術特徵。

證據7-1第29頁表2對應I／O1至4為Plane0至3之寫入／擦除操作的成功／失敗結果，I／O0為Plane0至3之累積的成功／失敗結果，已揭露系爭專利請求項13之「上述第一動作結束後，於內部保留其動作之成功／失敗結果，上述第二動作結束後，於內部保留其動作之成功／失敗結果」技術特徵。

證據7-1第3頁圖1顯示輸出驅動器連接於緩衝器及閂鎖器，可輸出前述成功／失敗信號至I／O0至7，即對應於系爭專利請求項13之「上述第一及上述第二動作結束後，將上述第一動作之成功／失敗結果與前述第二動作之成功／失敗結果皆輸出至半導體積體電路之外部」技術特徵，故系爭專利請求項13之技術內容已為證據7所揭露，不具新穎性。

又證據7之內容與證據6相仿，關於證據7證明系爭專利請求項13不具進步性之理由，援用上開證據6之論述。

㈣系爭專利請求項15係依附請求項13，並進一步界定「其中上述第一、第二動作均係資料寫入動作」之技術特徵，因證據2足證系爭專利請求項13不具新穎性，且依證據2圖10及圖11、證據3第1欄第11至15行所載內容、證據5第35頁表2、證據6第29頁圖9、證據7第27頁圖14及第28頁圖18均揭示資料寫入動作，即對應於系爭專利請求項15之技術特徵，故系爭專利請求項15之技術內容已為證據2、3、5、6、7所揭露，證據2、3、5、6、7足證系爭專利請求項13不具新穎性及進步性，亦可證明系爭專利請求項15不具新穎性及進步性。

㈤系爭專利請求項17依附請求項13，並進一步界定「其中上述第一、第二動作係於具有包含非揮發性記憶體單元之記憶體單元陣列的非揮發性半導體儲存電路執行」之技術特徵，因證據1、2、3、5、6、7足證系爭專利請求項13不具新穎性及進步性，且證據1、2、3、5、6、7均已揭露系爭專利請求項17之技術特徵，故證據1、2、3、5、6、7亦可證明系爭專利請求項17不具新穎性、進步性。

㈥系爭專利請求項18依附請求項13，並進一步界定「其中上述記憶體單元陣列包含配置成列狀之數個NAND型單元」之技術特徵，因證據1、2、3、5、6、7足證系爭專利請求項13不具新穎性及進步性，且證據1、2、3、5、6、7已揭露系爭專利請求項18之技術特徵，故證據1、2、3、5、6、7亦可證明系爭專利請求項18不具新穎性、進步性等語，駁回上訴人在原審之訴

四、本院經核原判決駁回上訴人在第一審之訴，並無違誤。茲就上訴理由再予補充論述如下：㈠按「發明專利權得提起舉發之情事，依其核准審定時之規定。」

為專利法第71條第3項本文所明定。

查系爭專利申請日為91年12月3日，經被上訴人於94年5月11日審查核准專利，並於94年8月21日公告。

嗣參加人於104年8月28日提出舉發，經被上訴人審查，於105年12月26日為「請求項7、13、15、17、18舉發成立，應予撤銷」之處分，故系爭專利有無撤銷之原因，應以核准審定時所適用之92年2月6日修正公布、93年7月1日施行之專利法（即核准時專利法）規定為斷。

次按，利用自然法則之技術思想之創作，且可供產業上利用之發明，得依核准時專利法第21條、第22條規定申請取得發明專利。

又發明為其所屬技術領域中具有通常知識者依申請前之先前技術所能輕易完成時，不得依同法申請取得發明專利，同法第22條第4項定有明文。

㈡事實認定乃事實審法院之職權，茍其事實之認定符合證據法則，縱其證據之取捨與當事人所希冀者不同，致其事實之認定亦異於該當事人之主張者，亦不得謂為判決有違背法令之情形。

經查，證據5-1為Samsung公司所發行K9F1G08Q0M／K9F1G16Q0M／K9F1G08D0M／K9F1G16D0M/K9F1G08U0M／K9F1G16U0M快閃記憶體之規格書，證據5-2為Samsung公司發行之K9F1G08Q0M-YCB0, YIB0／K9F1G16Q0M-YCB0,YIB0／K9F1G08U0M-YCB0,YIB0／K9F1G16U0M-YCB0,YIB0／K9F1G08U0M-VCB0,VIB0快閃記憶體之規格書，證據5-3為Samsung公司於Chinabyte發佈世界首塊1Gb NAND型快閃記憶體之新聞報導，參證1及參證2係時光回溯器於2001年12月11日保存之Samsung公司網頁，參證3為美國專利案。

對照證據5-1、證據5-2之內容可知，證據5-2第0.0版產品規格書係2001年7月5日首次發行之內容，且其後版本均未曾修改。

證據5-3之新聞公開日期為2001年9月10日，其中提及Samsung公司公開發布之產品型號包含證據5之K9F1G08Q0M／K9F1G16Q0M快閃記憶體，故證據5-1至5-3相互勾稽，足證該型號產品之技術內容已於系爭專利之優先權日前公開，故證據5具有證據能力。

另依參證3美國專利第6,760,805號專利說明書第2欄第27至35行之記載，亦可證明證據5之K9F1G08U0M產品及其使用之產品規格書至少在該美國專利申請日2001年9月5日前即已公開，更可證明證據5-3新聞報導及參證1、2網頁資料所提及該產品已推出並公開，且其與K9F1G08Q0M等產品共用之第0.2版產品規格書已公開等情，為原審依調查證據之辯論結果所認定之事實，經核與卷內證據相符，亦無悖於經驗、論理法則，原判決據此而認證據5已於系爭專利之優先權日（2001年12月19日、2002年10月25日）前公開，故具有證據能力，於法並無不合。

原判決復已就上訴人在原審之主張如何不足採之論證取捨等事項，均於理由中詳為論斷，並無判決不備理由之違背法令情事。

至原審103年度民專訴字第48號民事判決雖認證據5並未於系爭專利之優先權日前公開，惟本院並不受其拘束。

上訴意旨主張：證據5是否已在系爭專利優先權日之前公開，原審民事庭已於中間判決採取否定立場，詎原判決改採肯定見解，已造成裁判歧異。

證據5-1、證據5-2之產品規格書均只記載撰寫日（Draft Date），而無任何公開日（Publication Date）之記載，且證據5-3之新聞報導並無公開該等型號之產品規格書，又Samsung公司在美國申請參證3專利時，僅係宣布其未來產品之型號，原判決認定證據5之規格書必然已公開，顯不依證據認定事實，亦不備理由，且違背論理法則云云，即非有據。

㈢系爭專利請求項7內容為：「一種半導體積體電路，其具備：成功／失敗判定電路，其係配置成判定前一動作結果，並輸出成功／失敗信號；

成功／失敗保留電路，其係連結為接收上述成功／失敗信號，用以分別保留上述連續進行之第一動作及第二動作之各個成功／失敗結果；

及輸出電路，其係配置成於前述第一動作及第二動作連續執行時，輸出保留於上述成功／失敗保留電路內之上述第一動作及第二動作的各個成功／失敗結果。」

而系爭專利說明書第13頁末段至第14頁第3段之內容實為系爭專利實施例之描述，且係對應於系爭專利請求項7發明之實施例說明。

至原判決說明證據2、3足證系爭專利請求項7不具進步性時，雖均敘及系爭專利請求項7相對於自承習知技術之差異，然均未就「自承習知技術」加以說明，固非妥適。

惟原判決已分別論明證據2、3均已揭露系爭專利請求項7之全部技術特徵，而分別足證系爭專利請求項7不具新穎性，則證據2、3即與系爭專利請求項7可解決相同之技術問題，並達成相同之功效，因此證據2、3或該證據與其他舉發證據之組合，自當亦足證系爭專利請求項7不具進步性，原判決之結論即無違誤。

上訴意旨以：原判決第77頁及第81、83頁記載：「查系爭專利請求項7相對於自承習知技術，差異僅在於『設有成功/失敗判定電路14及成功/失敗保留電路15』、『輸出電路4，其配置成於前述第一動作及第二動作連續執行時，輸出保留於上述成功/失敗保留電路15內之上述第一動作及第二動作的各個成功/失敗結果』（系爭專利說明書第13頁末段至第14頁第3段參照）」，上訴人於原審即強調該內容為「發明之實施型態」而非習知技術，原判決完全未就習知技術加以說明，明顯理由不備云云，亦無足採。

㈣發明之申請專利範圍，得以一項以上之獨立項表示；

其項數應配合發明之內容。

獨立項應敘明申請專利之標的名稱及申請人所認定之發明的必要技術特徵，以呈現申請專利之發明的整體技術手段。

所稱「必要技術特徵」係指申請專利之發明為解決問題所不可或缺的技術特徵。

而發明所欲解決之問題，係指申請專利之發明所要解決先前技術中存在的問題，除偶然發現但具有技術性之發明外，發明內容應記載一個或一個以上申請專利之發明所欲解決的問題。

因此，發明說明書須記載一個以上發明所欲解決的問題及解決該問題所不可或缺之必要技術特徵及實施例，至各該請求項是否能達成說明書所述之發明目的，應依各該請求項中所記載之技術特徵而定。

依系爭專利說明書第9至10頁所載內容，系爭專利之發明具有三個發明目的，第一目的在提供一種半導體積體電路，其係於動作結束後連續進行其動作成功/失敗結果保留於晶片內之第一動作及第二動作時，可將兩者之成功/失敗結果輸出至外部，可提高晶片外部控制上的便利性。

第二目的在提供一種半導體積體電路，其係可於資料寫入動作中並列進行寫入資料輸入，可縮短整個資料寫入程序所需時間，可實現具有快速資料寫入功能之半導體記憶電路。

第三目的在提供一種半導體積體電路，其係可於資料讀取動作中並列進行讀取資料輸出，可縮短整個資料讀取程序所需時間，可實現具有快速資料讀取功能之半導體記憶電路。

惟依系爭專利說明書第17至18頁及第29頁所載內容，並參照系爭專利圖5、圖6、圖24可知，系爭專利欲達成第二及第三目的所採用之技術手段係於記憶體電路採用資料快取電路31及感測鎖存電路32，以使記憶體在進行各頁依序進行資料寫入的資料寫入程序時，並列進行資料寫入動作與對次頁寫入資料輸入動作，因此可大幅縮減整個程序所需時間，以及實現快速之資料讀取程序，而系爭專利請求項7、13、17至18並未記載可達成上開系爭專利說明書所述之第二及第三發明目的之必要技術特徵，自無從達成上開第二及第三發明目的。

原判決認定系爭專利請求項7、13之目的僅在於將第一動作、第二動作之成功／失敗結果輸出至外部，以提高晶片外部控制上的便利性（即第一發明目的）並無違誤。

上訴意旨以：系爭專利至少包含三個發明目的，系爭專利所載實施例應皆涵蓋於本發明之範圍，其所支持之請求項當然可達成系爭專利說明書所載之第一至第三發明目的，原判決認系爭專利請求項7、13僅能達成本發明之第一發明目的，其理由明顯不備云云，要屬無據。

㈤發明專利權範圍，以說明書所載之申請專利範圍為準，於解釋申請專利範圍時，並得審酌發明說明及圖式，核准時專利法第56條第3項定有明文。

申請專利範圍係就說明書中所載實施方式或實施例作總括性之界定，圖式之作用僅係在補充說明書文字不足之部分，使該發明所屬技術領域中具有通常知識者閱讀說明書時，得依圖式直接理解發明各個技術特徵及其所構成之技術手段，故參酌說明書之實施例及圖式所為之申請專利範圍解釋，應以申請專利範圍之最合理寬廣之解釋為準，除說明書中已明確表示申請專利範圍之內容應限於實施例及圖式外，自不應以實施例或圖式加以限制，而變更申請專利範圍對外公告而客觀表現之專利權範圍。

經查，系爭專利請求項7、13均係界定半導體積體電路內部連續進行之「第一動作」、「第二動作」，並非以晶片外部輸入之「命令」作為限制條件，且自晶片外部輸入之「命令」與半導體積體電路內部之「動作」並不相同，故系爭專利請求項7、13所界定之連續進行第一動作、第二動作如以各頁完整「寫入動作」為例，實非僅自晶片外部輸入單一命令即可達成，而需自外部輸入一組命令與資料始能達成，如謂每一個資料寫入動作皆須有一個資料寫入命令，即係以外部輸入之「命令」不當增加系爭專利請求項7、13關於積體電路內部動作之限制條件。

上訴意旨以：系爭專利圖8前後兩個COM2係分別用於第一頁資料寫入及第二頁資料寫入之命令，是系爭專利說明書及圖8已明確教示每個寫入動作皆需要一個資料寫入命令，原判決未附理由即認上訴人係以命令不當限制請求項，顯未依法解釋申請專利範圍云云，核無足取。

㈥原判決已論明：證據1明確揭示可將「刪除動作」、「寫入動作」之成功／失敗結果暫時儲存於狀態暫存器180，並藉由讀取I／O5及I／O4接腳同時輸出刪除動作、寫入動作之各別成功／失敗結果，故上訴人主張證據1「刪除動作」之成功／失敗結果在「寫入動作」進行前即應已輸出云云，為不可採等情。

此外，依證據1說明書第12欄第22至28行所載「該快閃記憶體1包含一個狀態暫存器180用於指示快閃記憶體1的內部狀態或情形。

狀態暫存器180的內容可通過施加輸出致能訊號OEB而經由輸入／輸出端子I／O0至I／O7讀出。

圖4顯示狀態暫存器180之各位元的內容與輸入／輸出端子I／O0至I／O7的關係。」

即已揭露模式控制電路18判定動作結果並輸出成功／失敗結果。

另由證據1圖4狀態暫存器定義表可得知，該狀態暫存器之輸入／輸出端子I／O4與I／O5分別保留寫入動作及刪除動作檢查之成功／失敗結果，並可輸出至輸出緩衝器15，搭配證據1圖61重寫模式之流程圖，該指定區塊之刪除S65為第一動作，指定區塊之寫入S66為第二動作，而為連續執行，即已揭露系爭專利請求項13之全部技術特徵，並可達成系爭專利請求項13所具有之提高半導體積體電路之外部控制上的便利性之功效。

上訴意旨以：證據1並未揭露系爭專利請求項13之全部技術特徵，證據1須對同一區塊進行寫入動作開始前輸出刪除動作之成功／失敗結果，才能得知擦除動作是否成功，以決定是否針對被擦除之區塊進行寫入動作，證據1圖4完全未提及寫入動作及刪除動作為連續執行的兩個動作，且證據1圖61之操作流程並不需要判定刪除動作之成功／失敗結果，詎原判決將證據1圖4單獨輸出刪除動作之成功／失敗結果加至圖61之流程，顯然理由不備且違法不當云云，並非有據。

㈦原判決係以：以證據2圖10兩個頁緩衝器為例，其各個記憶體單元之個別「資料輸入動作」之開始時間依序進行，其後再進行「資料寫入動作」，以完成各個記憶體單元之完整「寫入動作」。

各個記憶體單元藉由頁緩衝器之完整「寫入動作」（期間從「資料輸入動作」開始至「資料寫入動作」結束）並非同時進行，並可輸出複數個個別「寫入動作」之成功／失敗結果於外部，以提高晶片外部控制上的便利性，故與系爭專利係使用相同之技術手段，具有相同之功效等語，而認證據2所揭露之技術內容當可對應系爭專利請求項7之「第一動作及第二動作之連續執行」技術特徵。

況由證據2圖1及對應之說明書內容可知，每一次寫入或刪除動作之後，驗證電路103對應於頁緩衝區之N個子區塊至多可輸出N個驗證資訊，故當連續寫入或刪除時，驗證電路103當可循序輸出多次的寫入或刪除驗證結果，參酌證據2圖10所示，兩個頁緩衝器（PB-2-2-k、PB-6-5-0）之輸入資料時間並不同，即對應於系爭專利請求項7之「第一動作及第二動作之連續執行」技術特徵。

上訴意旨以：參照證據2圖1及相關描述可知，其複數頁緩衝器102整體所儲存之資料位元係一次動作同時寫入，而針對該等資料位元所產生之驗證狀態信號VPASS0至VPASS（N-l）係該一次動作之成功／失敗結果，與系爭專利請求項7及13之「於前述第一動作及第二動作連續執行時，輸出保留於上述成功／失敗保留電路內之上述第一動作及第二動作的各個成功／失敗結果」完全不同，原判決已明確記載「連續執行」係排除同時開始之態樣，卻又在比對證據2與系爭專利時，將同時開始之一次動作視為連續執行之二個動作，明顯前後矛盾云云，即無可採。

㈧原判決復已敘明：證據3第11欄第5至18行記載「資料狀態偵測電路310及312分別對應於記憶體晶胞陣列200a及200b。

電路310檢查來自相對記憶體晶胞陣列200a經由列閘極電路220a傳輸而讀取出來的資料位元DM1i（即位元組單位資料位元）是否係於寫入狀態。

電路312檢查來自相對記憶體晶胞陣列200b經由列閘極電路22b讀取出來的資料位元DM2i（即位元組單元資料位元）是否係於寫入狀態」及第11欄第37至47行記載「再參照FIG.9，第一及第二暫存器314及316於最後寫入週期分別儲存由資料偵測電路310及312輸出信號pf_dM1FAIL及pf_dM2FAIL。

在最後寫入週期，暫存器314及316輸出pf_dM1FAIL／pf_dM2FAIL信號」等內容，已對應於系爭專利請求項7之「第一動作及第二動作之連續執行」及系爭專利請求項13之「連續執行第一動作與第二動作」暨「動作結束後，於內部保留其動作之成功／失敗結果」技術特徵等情，而與證據3第10欄第33至40行所載「同時寫入記憶體晶胞陣列200a及200b」之技術內容，有所不同。

上訴意旨以：證據3僅揭示同時進行之「寫入動作」，證據3所揭之第1頁及第2頁之寫入動作僅為一個完整的寫入動作，並非二個連續執行之完整寫入動作，因此與系爭專利請求項7及13之「連續進行的第一動作與第二動作」大相逕庭，原判決明顯理由不備云云，亦無足取。

㈨原判決係以：證據6-1第29頁之圖9顯示連續執行Plane0至3的多平面頁寫入動作，且顯示連續執行Plane0至3的虛頁寫入11h是依序進行，且開始時間有別，且二動作間繼續不斷、不間斷，即對應於系爭專利請求項7之「第一動作及第二動作連續執行」及系爭專利請求項13之「連續執行第一動作及第二動作」等語。

經查，證據6-1第29頁之圖9係先將各虛頁資料依序載入於各平面之頁暫存器中，最後再經由實頁寫入指令將各頁暫存器之資料同步寫入各平面之特定頁中，而系爭專利之「第一動作」及「第二動作」並未限定為實頁寫入動作，故證據6-1之虛頁寫入之動作自當可對應系爭專利請求項7、13之「第一動作」及「第二動作」。

上訴意旨以：證據6-1第29頁已明確記載實頁寫入命令10h不會在每一平面之輸入命令80h及虛頁寫入命令11h完成後執行，而是要等到Plane0至3之資料依序輸入後才會執行一個實頁寫入命令10h，故Plane0至3的多平面頁寫入僅輸入一個資料寫入命令10h，僅能視為一個寫入動作，而與系爭專利請求項7、13之連續進行的第一動作與第二動作不同，原判決將證據6未揭示內容作為比對基礎，顯有違背論理及經驗法則及理由不備之違法云云，亦無可採。

㈩綜上，原判決將訴願決定及原處分均予維持，而駁回上訴人在原審之訴，核無違誤。

上訴論旨，仍執前詞指摘原判決違法，求予廢棄，為無理由，應予駁回。

又上訴人雖依行政訴訟法第253條第1項但書規定聲請行言詞辯論，惟查，本件縱涉及專門知識，且影響上訴人之權利，然當事人就相關專門知識均已具狀說明，故本件事證已明，且經審酌本件訴訟之情節，本院認無行言詞辯論之必要，併此敘明。

五、據上論結，本件上訴為無理由。依智慧財產案件審理法第1條、行政訴訟法第255條第1項、第98條第1項前段，判決如主文。

中 華 民 國 108 年 11 月 28 日
最高行政法院第三庭
審判長法官 吳 明 鴻
法官 蕭 惠 芳
法官 曹 瑞 卿
法官 高 愈 杰
法官 林 欣 蓉

以 上 正 本 證 明 與 原 本 無 異
中 華 民 國 108 年 11 月 28 日
書記官 劉 柏 君